PATENT ABSTRACTS OF JAPAN

(11)Publication number : 61–112345

(43)Date of publication of application : 30.05.1986


(51)Int.CI. H01L 21/78 (21)Application number : 59–233330 (71)Applicant : TOSHIBA CORP (22)Date of filing : 07.11.1984 (72)Inventor : KIMURA TAKASHI KATO TOSHIHIRO

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To prevent the cracking of a wafer by forming a groove in predetermined depth to an element forming surface prior to the back removing processing of the semiconductor wafer, sticking a first single-side adhesive sheet in a desired manner and reinforcing the wafer.

CONSTITUTION: Grooves 1a are cut crosswise to an element forming surface in a semiconductor wafer 1, to which elements are shaped completely, to a cell shape, and the wafer is brought to the state of a half-cut. A single-side adhesive sheet 2 is stuck onto the element forming surface in the semiconductor wafer 1. The back of the wafer 1 is ground extending over the whole surface by a diamond wheel 3, etc., and a second single-side adhesive sheet 5 is stuck onto the lower surface of an adhesive layer 4 for die bonding while the first single-side adhesive sheet 2 on the upper surface side is peeled. The single-side adhesive sheet 5 is heated in the direction of the arrow (f) and extended, and the grooves 1a among each chip 1A, 1B,...1E are widened, thus easily picking up the chips in the next die bonding process.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日 本 国 特 許 庁(J P)

① 特許出願公開

¹⁰ 公 開 特 許 公 報 (A) 昭61 - 112345

 ⑩Int_Cl.⁴

 識別記号

 庁内整理番号

 ⑩公開
 昭和61年(1986)5月30日

 H 01 L 21/78
 A - 7376 - 5F

審査請求 有 発明の数 1 (全4頁)

匈発明の名称半導体装置の製造方法

②特 願 昭59-233330②出 願 昭59(1984)11月7日

⑫発	明	者	木村	隆	川崎市幸区小向東芝町1	株式会社東芝多摩川工場内
⑫発	明	者	加藤 俊	き博	川崎市幸区小向東芝町1	株式会社東芝多摩川工場内
创出	願	人	株式会社	東芝	川崎市幸区堀川町72番地	
创代	理	人	弁理士 諸田	英二		

明細書

 発明の名称
 半導体装置の製造方法
 特許請求の範囲
 半導体ウェハを各チップ毎にダイシングす るエロとして、まる形成的の光道体ウエッの

- る工程として、素子形成後の半導体ウエハの 表面に格子状の溝を所定の深さまで形成する 工程と、所望により該溝の形成前又は形成後 に該表面の全面を第一の片面粘着シートなど で補強する工程と、該溝の形成後又は該表面 の補強後に該半導体ウエハの裏面全面を該満 の底に達し又は達しない厚さだけ削除する工 程と、該半導体ウエハの裏面側に第二の片面 粘着シートを貼着するとともに該第一の片面 粘着シートなどの補強材を該半導体基板の表 面から除去する工程とを含む半導体装置の製 造方法。
- 2 所定の厚さだけ裏面を削除した後の該半導体ウェハの裏面と該第二の片面粘着シートとの間に、ダイボンディング時完全硬化するよ

うに半硬化状態のダイポンド用接着層を形成 する工程を、さらに含む特許請求の範囲第 1 項記載の半導体装置の製造方法。

3 所定の厚さだけ裏面を削除した後の該半導体ウエハの裏面と、該第二の片面粘着シートとの間又は該ダイボンド用接着層を設けたときは該ダイボンド用接着層との間に、金属薄膜を形成する工程を、さらに含む特許請求の範囲第1項又は第2項記載の半導体装置の製造方法。

3.発明の詳細な説明

〔発明の技術分野〕

この発明は半導体装置の製造方法に開し、特に、 ダイシングからダイボンディングに至る工程にお いて半導体ウエハの損傷を効果的に防止すること ができるとともに前記工程において高い歩留りを 実現できる新規な製造方法に関するものである。

〔発明の技術的背景〕

半導体装置の製造工程は、よく知られているように、半導体ウエハに素子を形成するための素子

特開昭61-112345(2)

3

形成工程(いわゆるウエハ工程)と、素子形成終 了後の半導体ウエハを併目状に切断分割して得ら れた多数の半導体チップをフレームやケースに実 装するための実装工程とから構成される。

従来、素子形成終了後の半導体ウェハをチップ に分割する場合、分割に先立ってまず該半導体ウ エハの素子形成面の裏面を研削もしくはラッピン グ 等によって一様に削除して該半導体ウエハの厚 みを低減させ、薄化した半導体ウエハの裏面にチ ップのマウント性をよくするため金属剤設を素 す るなどの必要な加工を加えた後、スクライビン グ で レドブレード等の超硬工具で該半導体ウエハ の素子形成面に併目状に多改の満を切り込んで 該 半して、このようにして得られたチップはフレー ムで接着されていた。

〔背景技術の問題点〕

.

があった。 しかも、現用のチップよりも和肉の チップをリードフレーム上に済下したペーストで 接替すると、チップ摩さが小さいためチップ接着 時にペーストがチップ表面にまで違い上がって素 子がペーストによって短格もしくは汚染されてし まう恐れがあり、従って前記のごとき従来のチッ プ接着方法をᅍ肉チップに適用した場合、半導体 装置の製造歩留りや信頼性が大幅に低下する恐れ があった。

[発明の目的]

この 発明の 目 的 は 、 現 用 の シ リ コ ン 半 導 体 ウ エ ハ よ り も 大 口 径 の シ リ コ ン 半 導 体 ウ エ ハ を 用 い て 和 肉 の チ ッ プ か ら な る 半 符 体 装 置 を 製 造 す る 場 合 や 、 G a A s 半 導 体 ウ エ ハ か ら 半 導 体 装 置 を 製 造 す る 場 合 に お い て 、 該 ウ エ ハ の 損 傷 を 未 然 に 防 止 す る こ と が で ぎ る と と も に ダ イ シ ン グ か ら ダ イ ボ ン ディ ン グ に 至 る 工 程 に お い て 离 い 歩 留 り を 実 現 し 且 つ 信 額 性 の 為 い 半 導 体 装 置 製 造方 法 を 提 供 す る こ と で あ る 。 従来、使用する半導体ウエハが強度の高いシリ コン半導体ウエハであって且つチップの所望の厚 みが比較的厚かったため、前記のごとき従来の分 割方法によっても半導体ウエハに亀裂や好ましく ない割れが発生することは比較的少なかったが、 シリコンよりも脆弱なGaASウエハを前記従来 方法で処理すると、切断予定線以外の場所に亀裂 や割れが発生しやすいため、量産上問題となって いた。

また、最近では、シリコン半導体装置においても回路集積度の大規模化とチップ歩留りの一層の向上とを目傷として従来よりも一層大口径の半導体ウェハを使用することが計画される一方、素子の高密度化に伴ってチップの放熱性を高めるとともにチップの小型化を目的として従来よりも薄肉のチップを使用することが計画されているが、このように半導体ウェハが薄肉化し且つ大口径化すると強度が比較的大きいシリコン半導体ウェハでも前記従来の方法では非常に亀裂や割れが発生しやすくなり、従って歩留りが大幅に低下する恐れ

[発明の概要]

この発明の最も好適な方法においては、素子形 成後のウェハ表面にダイアモンドブレードなどに よってダイシング線に沿って所定の深さまで満切 りをした後、ウエハ強度をおぎなう必要があれば 第一の片面粘着シートを貼着して、該ウェハの喪 面を研削もしくはラッピング等によって削除し、 更に該裏面にダイボンド用接着層を形成し(金屁 薄膜を形成することもある)、次いで該ダイボン ド用接着層の表面に第二の片面粘着シートを貼着 するとともに該第一の片面粘着シートを該ウエハ 表面から剥離し、更に該第二の片面粘着シートを 展張させて該ウエハの各チップ部分を互いに離隔 させるようにしたものである。 この発明の方法 においては、ウエハが比較的厚い時にチップ分割 用満切りが行われ、ウェハ裏面にラッピングやラ ッピング後の加工を行う時には該ウエハが第一の 片面粘着シートによって補強されているためウェ ハに亀裂や割れが入る恐れがなく、また、ラッピ ング面にダイボンド用接着剤を塗布し半硬化のダ

特開昭61-112345(3)

イボンド用接着顔を形成したときは、分割後の各 チップの裏面には所定厚さのダイボンド用接着磨 が形成されているので次のダイボンディング工程 においてダイボンド用接着剤がチップ表面に違い 上がることなくボンディングを行うことができ、 その結果、従来の製造方法における前記問題点が 解決される。

[発明の実施例]

以下に添付図 前の 第 1 図 (A) 乃至 (E) を 祭 照して 本発明方法の一実 施 例について 説明する。

本発明の方法の実施するには、まず第一工程として第1図(A)に示すように素子形成を終了した厚さ400 μ mの半導体ウエハ1の素子形成面に公知の方法で縦横に枡目状に深さ140 μ mの満 1 a を切り込んで該ウエハをハーフカット状態又は全カットに近い状態にする。

次に第二工程として該半導体ウエハ1の素子形成面(満切り面)に第1図(B)に示すように第 ーの片面粘粒シート2を貼りつける。 なお、全 カット状態に滴形成をするときは滿形成前に第一

のでも尊鼅性のものでもよいが、後者はチップ裏 面から電極を取り出す形式のデバイスを製造する 時に使用するとよい)。

しかる後、第四工程として、第1図(D)に示すようにダイボンド用接着層4の下面に第二の片面粘 むシート5を貼りつけるとともに上面側の第一の片面粘 さシート2を剥離する。 この場合、片面粘 さシート2を一方の倒から順に剥離していくことにより半導体ウエハ1に上向きの曲げモーメントが作用するため 満1 a の底面部に亀裂1b が入り、その結果、それまでは各溝1 a で互いに表面 側のみが分離されていた各チップが完全に分離される。

第一の片面粘着シート2を剥離した後、第五工 程は第1図(E)に示すように片面粘着シート5 を矢印fの方向に加熱して伸展するが、各チップ 1 A, 1 B, …1 Eの間の満1a も広がり、次の ダイポンディング工程においてチップのピックア ップが容易になる(なお、片面粘着シート5を加 熱せずに矢印方向の張力を加えて仲限させてもよ の片面粘發シート2を貼るのがよい。 ついで第 三工程として片面粘養シート2を貼著した半導体 ウエハ1の度面をダイヤモンドホイール3等で全 面にわたって研削し、ウエハが所定の160 μmの 厚さになるまで別除する。 この研剤臣の場合に はチップは分離されていないが、分離できる厚さ まで研剤してもよい。

チップ裏面に高周波素子にとって必要な金属薄膜などを蒸着法によって形成する場合には、ウエ ハを第一の片面粘着シートで補強した状態で蒸着 を行うことができる。

次にダイボンド接着層を形成するときは、スク リーン印刷法を用いるか或いはその他の適当な方 法によってエボキシ樹脂含有のペーストを半導体 ウエハ1の裏面全体にわたって一様な厚さに塗布 した後、温度80℃で 1時間程度のペーキングを行 うことにより、第1図(C)に示すように半導体 ウエハ1の裏面に厚さ15μ 配程のBステージ状態 のダイボンド用接着層4を形成する(ダイボンド 用接着層4の形成に用いるペーストは絶縁性のも

い)。

なお、第一及び第二の片面粘着シートの代わり に接着力の異なる平坦で剥雄性のよい塗膜を使用 してもよく、またウエハ裏面の削除加工としてダ イヤモンドホイールによる研削はかりでなく、ラ ッピングもしくはケミカルエッチング等の方法を 用いてもよい。

[発明の効果]

以上に説明したように、本発明の方法では、半 導体ウエハの裏面削除加工に先立って来子形成面 に所定の深さの満を形成し所望により第一の片面

特開昭61-112345(4)

粘 尊シートを貼りつけて 補強を行うため、該ウェ ハの 緊 面 削 除加 エ 時に 半 導体 ウェハに 亀 裂を生じ る 恐 れ が な く 、 そ の 結 果 、 大 口 径 且 つ 薄 肉 の 半 導 体 ウェ ハ の ダイ シング も 該 ウェ ハに 損傷を与える ことなく行うことが できる。


また、本発明方法では、ダイシング工程すなわちウエハ分割工程においてダイボンド用接着層を形成し、かつダイボンド用接着層の厚さを精密に 創即するのに好適であり、従ってダイボンディン グ時にダイボンディング用接着剤がチップ上面に 這い上がってくる恐れがなく、ダイボンディング 不良に基因する歩留り低下を生ずる恐れがない。

従って、本発明の方法によれば、非常に大口径 且つ神肉のシリコン半導体ウエハや飾いGaAs ウエハから信頼性の高い半導体装置を高い製造歩 留りで製造することができ、本発明の方法はこれ らの半導体ウエハを使用する半導体装置のための 曼産化技術として寄与するものである。

4.図页の簡単な説明


第1図の(A)乃至(E)は本発明方法の工程


を説明するための半導体ウエハの断面図である。 1…半導体ウエハ、 2…第一の片面粘替シート、 3…ダイヤモンドホイール、 4…ダイヤ ポンド用接着層、 5…第二の片面粘着シート、 1a…満、 1A~1E…チップ。



5

第一网





-190-